



A. Crearea unui spațiu de lucru și a unui proiect pentru descrierea circuitului, simulare și implementare


1. Din meniul File se selectează New – Workspace sau din fereastra care apare la pornirea aplicației se selectează Create new workspace. **Numele proiectului și numele directorului unde se salvează proiectul nu trebuie să depășească 8 caractere fiecare!** Rămâne bifată opțiunea Add New Design to Workspace.




2. În fereastra NewDesignWizard se selectează Create an empty design with Design Flow



3. În fereastra apărută se va apăsa butonul Flow Settings iar apoi se vor selecta, în noua fereastră apărută HDL Synthesis, Implementation și Default Family ca în figura de mai jos. **Acesta sunt setările care corespund cu tipul de circuit FPGA și instrumentele de sinteză corespunzătoare care se află pe machetele din laborator.**



4. Se tastează apoi numele proiectului care se va dori să se creeze.




5. În ultima fereastră se va apăsa Finish. În acest moment a fost creat un proiect gol în care se vor adăuga fișiere (deja existente sau nou create).

B. Descrierea circuitelor logice folosind ActiveHDL


Există mai multe metode pentru a descrie circuitele în ActiveHDL.

După crearea proiectului și setarea opțiunilor pentru lucrul cu macheta se observă fereastra principală de tipul celei de mai jos.



Pentru crearea unui fișier nou în proiect se selectează Add new file (înconjurat sus).

Există mai multe metode pentru a descrie circuitele logice în ActiveHDL.




ANEXĂ LABORATOARE CALCULATOARE NUMERICE & STRUCTURA ȘI ORGANIZAREA
CALCULATOARELOR ANII CII, CIII – SECȚIA CALCULATOARE FECC PITEȘTI

- descrierea folosind cod sursă: VHDL, Verilog sau SystemC sunt limbaje de descriere hardware. Lucrul cu acestea necesită cunoștințe despre limbajul respectiv.
- descrierea folosind editorul schematic;
- descrierea folosind diagrame de stare.


Pentru **descrierea folosind editorul schematic** se urmează următorii pași:

- se selectează din fereastra AddNewFile opțiunea BlockDiagram și se scrie un nume pentru circuit în câmpul Name:




- se plasează componentele corespunzătoare accesând fereastra SymbolToolBox:

a) se apasă butonul cu pictograma corespunzătoare:




ANEXĂ LABORATOARE CALCULATOARE NUMERICE & STRUCTURA ȘI ORGANIZAREA
CALCULATOARELOR ANII CII, CIII – SECȚIA CALCULATOARE FECC PITEȘTI

b) din fereastra care apare în partea dreaptă se “trag” cu ajutorul mouse-ului componentele dorite – fiecare componentă se găsește într-o librărie (director). Atunci când nu se specifică altceva, componentele se vor lua din librăria Built-in symbols:




c) se efectuează legăturile între componente folosind instrumentul Wire:



ANEXĂ LABORATOARE CALCULATOARE NUMERICE & STRUCTURA ȘI ORGANIZAREA
CALCULATOARELOR ANII CII, CIII – SECȚIA CALCULATOARE FECC PITEȘTI

d) Se plasează terminalele circuitului:



Pentru redenumirea terminalelor se dă dublu click pe terminal și astfel se obține accesul la numele acestuia


e) Pentru reșezare componente, editare sau ștergere se apasă instrumentul Select sau se apasă tasta ESC



f) după ce a fost descris circuitul se realizează compilarea schemei.


Pentru **descrierea cu limbajul de descriere hardware VHDL** se urmează următorii pași:

a) se selectează din fereastra AddNewFile tag-ul Wizards și opțiunea VHDL Source Code și se apasă OK




b) următoarea fereastră se lasă neschimbată și se apasă Next

c) în fereastra următoare se scriu numele fișierului, numele entității și numele arhitecturii:




d) În fereastra următoare se apasă tasta New pentru introducerea porturilor circuitului. Se specifică direcționalitatea acestora:

ANEXĂ LABORATOARE CALCULATOARE NUMERICE & STRUCTURA ȘI ORGANIZAREA
CALCULATOARELOR ANII CII, CIII – SECȚIA CALCULATOARE FECC PITEȘTI




e) Se apasă butonul Finish, în acest moment pe ecran va fi creat un fișier template care conține declarațiile entitate, arhitectură și porturile declarate în entitate. Aici se va permite editarea ulterioară a programului VHDL. După editare se va compila.



C. Compilarea descrierilor

Indiferent că descrierea circuitelor a fost făcută în limbaj de descriere hardware (VHDL), prin editorul schematic sau prin diagrame de stare ea trebuie urmată de compilare. Compilarea se face prin acționarea butoanelor din caseta cu instrumente prezentate mai jos.



Dacă descrierea a fost corectă atunci în fereastra în care sunt afișate mesajele de compilare va fi afișat 0 Errors, 0 Warnings.

În cazul în care apar erori trebuie revăzută descrierea făcută. Nu se poate urma nici unul din pașii următori dacă în urma compilării au rezultat mesaje de eroare!


În cazul în care apar mesaje de atenționare trebuie revăzută descrierea făcută. Deși în urma mesajelor de atenționare se pot executa următorii pași (simulare, sinteză, implementare), o atenționare în acest moment de cele mai multe ori este cauzată de o greșeală în descriere (neplasare pin de intrare-ieșire, nespecificare componentă etc.) care ulterior va genera erori în sinteză sau implementare.

D. Simularea circuitelor folosind mediul ActiveHDL


Pașii efectuați pentru simularea circuitelor folosind mediul ActiveHDL sunt aceiași indiferent dacă este vorba despre simularea circuitelor descrise cu editorul Schematic sau a circuitelor descrise în limbajul VHDL.

După ce circuitul a fost descris și compilat se realizează simularea acestuia:

1. Din fereastra DesignBrowser se selectează tag-ul Structures:




2. din fereastra afișată în stânga se dă click pe numele proiectului (aici de ex. este test):




ANEXĂ LABORATOARE CALCULATOARE NUMERICE & STRUCTURA ȘI ORGANIZAREA CALCULATOARELOR ANII CII, CIII – SECȚIA CALCULATOARE FECC PITEȘTI


3. În câmpul de jos apar în acest moment toate semnalele din circuitul descris. Se dă click dreapta pe unul din semnale iar în meniul contextual care a apărut se selectează „Select all”. Toate semnalele apar selectate în acest moment:



4. Se dă din nou click dreapta pe unul din semnale și se selectează „Add to WaveForm”. În acest moment în fereastra principală sunt afișate toate semnalele, ca în figura de mai jos:




5. Se poate observa că sunt prezente semnalele care au fost declarate în schemă dar și semnale intermediare (conexiuni între componente). Cum acestea nu sunt de interes ele pot fi șterse. Pentru a șterge un semnal se dă click pe linia corespunzătoare lui și se apasă tasta Delete. De asemenea semnalele pot fi ordonate, mutate apăsând pe lina corespunzătoare și trăgând cu mouse-ul pe poziția dorită.
6. La toate semnalele de intrare se alocă câte un stimul pentru a simula comportamentul circuitului. Astfel în câmpul Stimulator (câmpul al treilea) se dă dublu click în dreptul semnalului dorit. De exemplu, în figura de mai jos se accesează stimulul pentru semnalul DIN:




La semnalele de intrare-ieșire alocarea stimulilor se face în funcție de direcționalitate la un moment dat. Astfel, când semnalul funcționează ca intrare se introduce în lista cu stimuli așa cum se arată la pasul următor. Când funcționează ca ieșire se debifează din lista cu stimuli dându-se apoi Close la fereastra de stimuli (fără Apply).

7. În acest moment este afișată o fereastră cu stimuli posibili pentru intrare.




În lista Type se selectează tipul Stimulului.

De exemplu dacă se selectează stimul de tip Clock se va genera un semnal periodic cu frecvența configurabilă din fereastră:




Dacă se selectează HotKey se va permite generarea de semnale aperiodice, starea intrării se schimbă la apăsarea tastei. Tasta este selectabilă:

ANEXĂ LABORATOARE CALCULATOARE NUMERICE & STRUCTURA ȘI ORGANIZAREA
CALCULATOARELOR ANII CII, CIII – SECȚIA CALCULATOARE FECC PITEȘTI



Se apasă Apply pentru fiecare intrare setată cu un stimul iar în final Close.

8. Pentru rularea simulării se apasă butonul corespunzător. :



Simulatorul va rula un interval de timp selectat din lista de lângă buton.

Pentru simulare se folosesc următoarele butoane:

	Rulare un pas pentru un interval de timp setat
	Oprire simulator
	Repornire simulare


ANEXĂ LABORATOARE CALCULATOARE NUMERICE & STRUCTURA ȘI ORGANIZAREA
CALCULATOARELOR ANII CII, CIII – SECȚIA CALCULATOARE FECC PITEȘTI

Pentru ștergerea formelor de undă se apasă click dreapta pe fereastra cu formele de undă și se selectează „Clear All Waveforms after Cursor”.

E. Sinteza și implementarea circuitelor folosind mediul ActiveHDL. Descărcarea fișierului de configurații în FPGA

După crearea proiectului, descrierea circuitelor și simularea lor se va afișa fereastra principală a proiectului (se selectează tag-ul design flow sau din meniul View – Flow).


1. Se apasă butonul Options din dreptul icoanei Synthesis (din fereastra principală)




2. În fereastra Synthesis Options se va selecta la Top-level Unit numele fișierului care conține circuitul care se dorește implementat dacă se lucrează în editorul Schematic sau numele entității circuitului care se dorește implementat dacă se lucrează în VHDL.

ANEXĂ LABORATOARE CALCULATOARE NUMERICE & STRUCTURA ȘI ORGANIZAREA
CALCULATOARELOR ANII CII, CIII – SECȚIA CALCULATOARE FECC PITEȘTI


3. La Family se alege Xilinx 8x Spartan 3, Device: 3s400fg456 și Speed Grade: -4. Se apasă OK pentru a închide fereastra și pentru a valida modificările.



4. Se apasă apoi pe icoana Synthesis în fereastra principală a proiectului. Se așteaptă sinteza circuitelor și generarea raportului final (în mod normal nu ar trebui să existe erori sau atenționări dacă etapele anterioare au fost parcurse corect). Se apasă Close pentru a închide fereastra raport.
5. Se apasă icoana Tools din fereastra principală și apoi se selectează, din lista de aplicații pictograma PACE. Va porni aplicația PACE din Xilinx care permite editarea constrângerilor (asocierea pinilor).




6. Se selectează File – Open din meniu. Va fi afișată fereastra:




Se apasă în dreptul lui Design File butonul Browse și se caută fișierul .vhd al circuitului care se dorește implementat. Dacă circuitul a fost realizat cu editorul schematic atunci fișierul .vhd cu același nume cu al fișierului schematic se află în subdirectorul Compile în directorul unde se află proiectul. Dacă circuitul a fost descris folosind limbajul VHDL atunci fișierul .vhd se va afla în subdirectorul SRC din directorul unde se găsește proiectul. Automat, în câmpul Constraints File va apărea calea către fișierul de constrângeri .ucf. **Această cale trebuie notată pentru următorul pas!** Se apasă OK.

7. În fereastra Part Selector se fac selecțiile ca în figură (caracteristicile circuitului FPGA disponibil pe machetă). Se apasă OK




8. Se introduc conexiunile pinilor, în câmpul Loc, conform schemei dorite, și sunt apoi salvate constrângerile. Se dă OK la fereastra care este afișată. Se închide editorul de constrângeri.

ANEXĂ LABORATOARE CALCULATOARE NUMERICE & STRUCTURA ȘI ORGANIZAREA
CALCULATOARELOR ANII CII, CIII – SECȚIA CALCULATOARE FECC PITEȘTI




9. În fereastra principală se apasă butonul Options din dreptul icoanei Implementation




În fereastra Implementation Options, tag-ul Main trebuie să existe următoarele setări (vezi figura de mai jos): În câmpul Netlist File ar trebui să se afle calea către proiectul curent, care se dorește implementat; Family: Xilinx8Spartan3; Device: 3s400fg456; SpeedGrade: 4; Constraint File (UCF) Support: Custom Custom constraint file iar în Browse se caută calea unde a fost generat fișierul de constrângeri .ucf (de obicei aceeași cu cea a fișierului rezultat al sintezei).


ANEXĂ LABORATOARE CALCULATOARE NUMERICE & STRUCTURA ȘI ORGANIZAREA
CALCULATOARELOR ANII CII, CIII – SECȚIA CALCULATOARE FECC PITEȘTI




Fereastra Implementation Options, tag-ul BitStream se debifează Do Not Run Bitgen.



10. Se dă OK și apoi se apasă icoana Implementation din fereastra principală și se așteaptă sfârșitul implementării și generării fișierului de configurații. Se revine în fereastra principală ActiveHDL și se apasă icoana Analysis. Din lista apărută se selectează iMPACT. Se conectează macheta. La pornirea aplicației, în fereastra iMPACT Project se va selecta Create a new project.




11. Se dă Finish la fereastra care a apărut, lăsând opțiunile implicite. La fereastra Boundary – Scan Chain Contest Sumary se va da OK sau se va apăsa klik dreapta cu mouse-ul pe pictograma cu circuitul și se va selecta Assign New Configuration File. Se va căuta fișierul cu extensia .bit generat la pasul anterior. El are același nume cu al fișierului sursa ce conține circuitul descris și se găsește în subdirectorul \implement\ver1\rev1\ al proiectului. Se apasă OK la fereastra de atenționare care este apoi afișată.




ANEXĂ LABORATOARE CALCULATOARE NUMERICE & STRUCTURA ȘI ORGANIZAREA
CALCULATOARELOR ANII CII, CIII – SECȚIA CALCULATOARE FECC PITEȘTI

12. Se dă click dreapta pe pictograma cu chip-ul Xilinx care e afișată și apoi se selectează Program. În fereastra care a apărut se apasă OK, fără a se bifa nimic și se așteaptă încărcarea programului.



Prezentarea machetei de laborator

Implementarea structurilor descrise se face pe macheta de laborator cu FPGA Xilinx Spartan 3, XCS300FG456 -4.



Circuitul FPGA se află conectat, pe anumiți pini, la mai multe circuite periferice: afișoare LED 7 segmente, LED-uri, butoane, comutatoare, port serial, port VGA etc.


Circuitele periferice utilizate pe parcursul laboratoarelor sunt următoarele:

- 8 circuite butoane - comutatoare reprezentate cu SW_DIP7..SW_DIP0, localizate jos, centru, așa cum este reprezentată schema în figura de mai sus;
- 6 circuite butoane cu revenire, aflate în centrul machetei, sub afișoarele 7 segmente, reprezentate cu SW_USER5..SW_USER0;
- 1 circuit buton test-reset aflat în partea dreaptă, jos la machetă, SW_TEST;
- 8 LED-uri aflate deasupra butoanelor – comutatoare LED7..LED0;
- 6 afișoare 7 segmente fiecare aflate în partea centrală a machetei: DIG0..5SEG0..7.

Ordinea în care au fost declarate circuitele este de la stînga la dreapta (exemplu LED0 este led-ul din partea stîngă).

Pentru a putea lucra cu aceste periferice, porturile logice din circuitul prelucrat trebuie asociate cu pinii fizici ai FPGA-ului conectați la circuitele periferice.

De exemplu, dacă avem următorul circuit logic:



ANEXĂ LABORATOARE CALCULATOARE NUMERICE & STRUCTURA ȘI ORGANIZAREA
CALCULATOARELOR ANII CII, CIII – SECȚIA CALCULATOARE FECC PITEȘTI

porturile sw0 și sw1 sunt porturi logice și ele trebuie conectate la comutatoarele sw0 și sw1 de pe machetă. Pentru aceasta trebuie cunoscut care pini fizici ai FPGA-ului sunt conectați la cele două comutatoare. În tabelul de mai jos sunt dați toți pinii fizici corespunzători circuitelor periferice de pe machetă utilizați pe parcursul laboratoarelor:

Denumirile pinilor corespund cu denumirile acestora pe machetă.

Pin schemă machetă	Pin fizic FPGA
sw_dip0	y6
sw_dip1	v6
sw_dip2	u7
sw_dip3	aa4
sw_dip4	ab4
sw_dip5	aa5
sw_dip6	ab5
sw_dip7	aa6
sw_user0	d1
sw_user1	c1
sw_user2	b6
sw_user3	a15
sw_user4	b20
sw_user5	c21
led0	w2
led1	y1
led2	y2
led3	y3
led4	w4
led5	w5
led6	y5
led7	w6
dig0_seg0	c6
dig0_seg1	b8
dig0_seg2	e7
dig0_seg3	c5
dig0_seg4	e6
dig0_seg5	b5
dig0_seg6	a4
dig1_seg0	b10
dig1_seg1	a12
dig1_seg2	c10
dig1_seg3	a9
dig1_seg4	b9
dig1_seg5	a10
dig1_seg6	e9
dig2_seg0	e15
dig2_seg1	e16

ANEXĂ LABORATOARE CALCULATOARE NUMERICE & STRUCTURA ȘI ORGANIZAREA
CALCULATOARELOR ANII CII, CIII – SECȚIA CALCULATOARE FECC PITEȘTI

dig2_seg2	a14
dig2_seg3	d14
dig2_seg4	d13
dig2_seg5	b13
dig2_seg6	e13
dig3_seg0	b17
dig3_seg1	b18
dig3_seg2	a18
dig3_seg3	b15
dig3_seg4	d17
dig3_seg5	c17
dig3_seg6	e17
dig4_seg0	d19
dig4_seg1	f18
dig4_seg2	c20
dig4_seg3	c19
dig4_seg4	c18
dig4_seg5	b19
dig4_seg6	d18
dig5_seg0	f19
dig5_seg1	g17
dig5_seg2	e19
dig5_seg3	d21
dig5_seg4	d20
dig5_seg5	e18
dig5_seg6	c22